DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

009299098

Image available

WPI Acc No: 1992-426507/199252

XRAM Acc No: C92-189132 XRPX Acc No: N92-325489

Mfg. thin film semiconductor device having low off current - by

patterning doped silicon@ film on gate, source and drain areas, removing

exposed portion of gate oxide film, and adding impurity NoAbstract

Patent Assignee: SEIKO EPSON CORP (SHIH)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4320346 A 19921111 JP 9188370 A 19910419 199252 B

Priority Applications (No Type Date): JP 9188370 A 19910419

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4320346 A 7 H01L-021/336

Title Terms: MANUFACTURE; THIN; FILM; SEMICONDUCTOR; DEVICE; LOW;

CURRENT; PATTERN; DOPE; SILICON; FILM; GATE; SOURCE; DRAIN; AREA;

REMOVE; EXPOSE; PORTION; GATE; OXIDE; FILM; ADD; IMPURE; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Main): H01L-021/336

International Patent Class (Additional): H01L-027/12; H01L-029/784

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

Image available 03955246

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

04-320346 [JP 4320346 A]

PUBLISHED:

November 11, 1992 (19921111)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

03-088370 [JP 9188370]

FILED:

April 19, 1991 (19910419)

INTL CLASS:

[5] H01L-021/336; H01L-029/784; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 1341, Vol. 17, No. 156, Pg. 88, March

26, 1993 (19930326)

ABSTRACT

PURPOSE: To inhibit a reduction in an ON current by eliminating an exposed portion of a gate oxide film with a gate electrode and a source/drain region as a mask, using the gate electrode and the source/drain region as a mask, adding impurity elements to an exposed portion of a non-single crystal semiconductor thin film and forming an offset region.

CONSTITUTION: A gate electrode 1-11, a source contact region 1-12, a drain contact region 1-13 are used as a mask. An exposed portion of a gate oxide d film is removed by etching so that a non-single crystal semiconductor thin film may be partially exposed. Then, low concentration impurity elements are added thereto, thereby forming an offset region 1-14. More specifically, the gate electrode 1-13, the source contact region 1-12 and the drain contact region 1-13 are used as a mask so as to form the offset region 1-14 in a self-alignment fashion.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

長野県課助市大和3丁目3番5号セイコー

エプソン株式会社内 (74)代理人 弁理士 鈴木 喜三郎 (外1名)

特開平4-320346 (43)公開日 平成4年(1992)11月11日

(\$1) Int.Cl.*	識別記号	庁内整理番号	FI	技術表示箇所
H01L 21/3				
27/1		8728 – 4 M 9056 – 4 M	H01L 29/78	311 P
			審査請求	対 未請求 請求項の数3(全 7 頁)
(21)出願番号 特願平3-88370		(71)出願人 000002369 セイコーエプソン株式会社		
(22)出顧日	平成3年(1991)4)	平成3年(1991)4月19日		8新宿区西新宿2丁目4番1号 敏


(54) 【発明の名称】 薄膜半導体装置の製造方法

(57)【要約】

【目的】 簡単な方法でオフ電流が低く、オン電流の低減を最小限に抑えたLDD構造薄膜トランジスタを作成する。

【構成】 ゲート絶縁膜をマスクとして不純物をシリコン薄膜に振加して、ソース、ドレインコンタクト領域を形成する。次にシリコン薄膜及びゲート絶縁膜上に成膜されたドープトシリコン薄膜を同一フォト工程によって、ゲート電極、ソース領域、ドレイン領域にパターニングする。そして、前記ゲート電極、ソース領域、ドレイン領域をマスクとしてゲート酸化膜の露出部を除去し、前記シリコン薄膜に低濃度の不純物を添加することによって自己整合的にLDD構造薄膜トランジスタを作成する。

【効果】 オフ電流およびオフ電流の跳ね上がりのきわめて少ない薄膜トランジスタを簡単な工程で作成することができる。更に、オン電流の低減を最小限に抑えることができる。



【特許請求の範囲】

【請求項1】 - 絶縁性非晶質材料上に形成される薄膜半 導体装置に於て、

- 絶縁性非晶質材料上に、非単結晶半導体薄膜を 形成し島状にパターニングする工程、
- 該島状にパターニングされた非単結晶半導体薄 膜の上に、ゲート絶縁膜を形成し、レジストマスクを形 成して該ゲート絶縁膜をパターニングして前記非単結晶 半導体薄膜の表面の1部を少なくとも露出させる工程、
- 前記レジストマスクとゲート酸化膜をマスクと 10 して高遺度のイオン注入を行い、コンタクト領域を形成 する工程、
- (d) 前記レジストマスクを剝離した後、低抵抗の不 純物添加半導体薄膜を成膜し、該不純物添加半導体薄膜 をパターニングして前記ゲート絶縁膜上にゲート電極、 および、前記露出させた非単結晶半導体薄膜上にソー ス、ドレイン領域を形成する工程、
- 前記ゲート電極およびソース、ドレイン領域を (e) マスクとして前記ゲート酸化膜の露出部を除去するエ 程.
- (f) 前記ゲート電極およびソース、ドレイン領域を マスクとして、前記非単結晶半導体薄膜の露出部に不純 物元素を添加してオフセット領域を形成する工程を少な くとも含むことを特徴とする薄膜半導体装置の製造方

前記ゲート電極、およびソース、ドレイ 【請求項2】 ン領域はそれぞれ分離され絶縁されていることを特徴と する請求項1記載の薄膜半導体装置の製造方法。

【請求項3】 前記オフセット領域の不純物濃度は、前 記コンタクト領域、及びソース、ドレイン領域の不純物 30 **濃度よりも小さいことを特徴とする請求項1記載の薄膜** 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、石英基板あるいはガラ ス基板のような絶縁性非晶質材料上にオフ電流が極めて 少なく、さらにドレイン耐圧の高い薄膜半導体装置の製 造方法に関する。

[0002]

【従来の技術】非晶質絶録基板あるいは非晶質絶縁膜上 40 に、結晶方位の揃った結晶粒径の大きな多結晶シリコン 薄膜、あるいは単結晶シリコン薄膜を形成する方法は、 SOI (Silicon On Insulator) 技術として知られている。【SOI構造形成技術、産業 図書)。 大きく分類すると、再結晶化法、エピタキシ ャル法、絶縁層埋め込み法、貼り合わせ法という方法が ある。再結晶化法は、レーザーアニールあるいは電子ビ ムアニールによりシリコンを溶融再結晶化させる方法 と、溶融する温度までは昇温させずに固相成長させる圏 相成長法の2つに分類される。比較的低温で再結晶化で 50 流が低減するという問題点がある。

きるという点で固相成長法が優れている。550℃の低 温熱処理にもかかわらずシリコン薄膜の結晶粒が成長し たという結果も報告されている。 {[EEE Elec tron Device Letters, vol. E DL-8, No. 8, p361, August198 7 } .

[0003]

【発明が解決しようとする課題】しかしながらこのよう に結晶性の優れたシリコン薄膜を用いて作成された薄膜 トランジスタはドレイン耐圧が小さくなる。欠陥が減少 したために低い印加電圧のもとでも空乏層がひろがりや すくなることが原因の一つと考えられる。

【0004】このようなドレイン耐圧の低下を防ぐため E. LDD (Lightly Doped Drai n) 構造を形成する方法がある。このプロセスについて 図3で簡単に説明する。図3ではゲート電極形成から、 層間絶縁膜形成までの工程を説明する。図3 (a) にお いて3-1は絶縁性非晶質材料、3-2はシリコン薄 膜、3~3はゲート絶縁膜、3~4はゲート電極をしめ 20 している。

【0005】次に、低濃度のイオン注入を行い、オフセ ット領域3-5を形成する。ドーズ量は1×1011cm ・゚~1×10¹¹cm⁻²程度の低濃度とし、Nchならば リン等のドナー型の不純物を、またPchならばポロン 等のアクセプター型の不純物をイオン注入する。矢印3 - 6はイオンピームを示している。

【0006】続いて、餌壁を形成する工程にはいる。ま ず、S1〇2膜3-7を成膜する。その後、異方性エッ チングによって該SiOz膜3-7をエッチングすると 図3 (d) 3~8で示されるような側壁が形成される。 次に、図3(e)に示されるようにゲート電極3-4お よび倒壁3-8をマスクとしてイオン注入してソース領 域3-9、およびドレイン領域3-10を形成する。該 ソース、ドレイン領域のドーズ量は1×10×~1×1 015 c m⁻² 程度とし、前記オフセット領域 3 - 5 のドー ズ量よりも多くする。

【0007】図3 (f) に示されるように層間絶縁膜3 -12を成膜し、活性化アニールを行う。その後、コン タクト電極を形成する工程にはいる。

【0008】以上述べた従来の方法では異方性エッチン グを行うために、マイクロ波プラズマエッチング法や、 ECRエッチング法、あるいは低圧マグネトロンRIE (Reactive Ion Etching) 法等の 方法がある。しかし、これらの方法を例えば30cm角 の大型基板の処理に応用する場合には基板内のばらつき が問題となる。図3(d)に示したような側壁3-8の 微妙な形状を制御しなければならないのでこの問題は大 きい。更に、SiO: 23-7の膜厚のばらつきも影響 を与える。また、LDD構造の構造上の性質からオン菌 .3

【0009】本発明は、上記のような従来のプロセスの 問題点を解決し、工程安定性に問題がある異方性エッチ ング技術を用いないで優れたLDD型薄膜トランジスタ を形成し、オフ電流が低く、オン電流の低減を最小限に 抑えた優れた薄膜トランジスタを作成する方法を提供す ることを目的としている。

[0010]

【課題を解決するための手段】本発明の薄膜半導体装置 の製造方法は、絶縁性非晶質材料上に形成される薄膜半 導体装置に於て、

- 絶縁性非晶質材料上に、非単結晶半導体薄膜を (a) 形成し島状にパターニングする工程、
- 該島状にパターニングされた非単結晶半導体薄 **糢の上に、ゲート絶縁膜を形成し、レジストマスクを形** 成して該ゲート絶縁膜をパターニングして前記非単結晶 半導体薄膜の表面の1部を少なくとも露出させる工程、
- 前記レジストマスクとゲート酸化膜をマスクと して高濃度のイオン注入を行い、コンタクト領域を形成 する工程、
- 前記レジストマスクを剥離した後、低抵抗の不 20 純物添加半導体薄膜を成膜し、該不純物添加半導体薄膜 をパターニングして前記ゲート絶縁膜上にゲート電極、 および、前記露出させた非単結晶半導体薄膜上にソー ス、ドレイン領域を形成する工程、
- 前記ゲート電極およびソース、ドレイン領域を マスクとして前記ゲート酸化膜の露出部を除去する工 程、
- 前記ゲート電極およびソース、ドレイン領域を (f) マスクとして、前記非単結晶半導体薄膜の露出部に不純 物元素を添加してオフセット領域を形成する工程を少な 30 くとも含むことを特徴とする。

【0011】さらに、前記ゲート電極、およびソース、 ドレイン領域はそれぞれ分離され絶縁されていることを 特徴とする。

【0012】さらに、前記オフセット領域の不純物濃度 は、前記コンタクト領域、及びソース、ドレイン領域の 不純物濃度よりも小さいことを特徴とする。

[0013]

【実施例】(実施例 1)LDD構造の薄膜トランジスタ を作成する工程に沿って本発明の実施例1を説明する。

【0014】 絶縁性非晶質材料上に、非単結晶半導体薄 膜を成膜する。前記絶縁性非晶質材料としては、石英基 板、ガラス基板、窒化膜あるいはSiO: 膜等が用いら れる。石英基板を用いる場合はプロセス温度は1200 ℃程度まで許容されるが、ガラス基板を用いる場合は、 600℃以下の低温プロセスに制限される。前記非単結 晶半導体薄膜を形成するには、LPCVD法、プラズマ CVD法、スパッタ法、蒸着法、レーザーアニール法、 固相成長法等の方法がある。以下では、石英基板を用 い、前記非単結晶半導体薄膜として固相成長Si薄膜を 50 る。該低温方法で成膜されたゲート酸化膜は、熱処理す

用いた場合を実施例として説明する。固相成長Si薄膜 . ばかりでなく、多結晶Si薄膜やSOI(Silico n on Insulator) にも本発明を応用する ことができる.

【0015】図1(a)に示すように、プラズマCVD 装置を用い、SIH、とH:の混合ガスを13.56MH 2の高周波グロー放電により分解させて、非晶質Si膜 1-2を石英基板1-1上に堆積させる。前記混合ガス のSiH1分圧は10~20%、デポ中の内圧は0.5 10 ~1.5 torr程度である。基板温度は250℃以 下、180℃程度が適している。赤外吸収測定より結合 水素量を求めたところ約8atomic%であった。前 記非晶質Si膜1-2の堆積前にチェンパーをフレオン 洗浄すると 、続いて堆積させられた非晶質Si膜は2 ×1018cm⁻¹の弗素を含んでいる。このような不純物 弗素を含有していると固相成長が充分に進まない。従っ て、本発明においては、前記フレオン洗浄後、1時間程 度のダミーの堆積を行ってから、実際の堆積を行う。あ るいは、フレオン洗浄を廃止し、ビーズ処理等の別の方 法でチェンバーの洗浄を行う。

【0016】続いて、該非晶質Si膜を、400℃~5 00℃で熱処理して水素を放出させる。この工程は、水 素の爆発的な脱離を防ぐことを目的としている。

【0017】次に、前記非晶質薄膜1-2を固相成長さ せる。固相成長方法は、石英管による炉アニールが便利 である。アニール雰囲気としては、窒素ガス、水素ガ ス、アルゴンガス、ヘリウムガスなどを用いる。1×1 0-6から1×10-10 Torrの高真空雰囲気でアニー ルを行ってもよい。固相成長アニ−ル温度は500℃~ 700℃とする。この様な低温アニールでは選択的に、 結晶成長の活性化エネルギーの小さな結晶方位を持つ結 晶粒のみが成長し、しかもゆっくりと大きく成長する。 発明者の実験において、アニール温度600℃、アニー ル時間16時間で固相成長させることにより2μm以上 の大粒径シリコン薄膜が得られている。

【0018】固相成長法ではなく、LPCVD法、プラ ズマCVD法、スパッタ法、蒸着法、MBE(Mole cular Beam Epitaxy) 法、あるいは レーザーアニール法等によって非単結晶シリコン薄膜を 形成してもよい。

【0019】次に、前記固相成長シリコン薄膜をフォト リソグラフィ法によって図I(b)1-3に示されてい るように島状にパターニングする。

【0020】次に図1(c)に示されているように、ゲ - ト酸化膜1-4を形成する。 該ゲート酸化膜の形成方 法としてはLPCVD法、あるいは光励起CVD法、あ るいはプラズマCVD法、ECRプラズマCVD法、あ るいは高真空蒸着法、あるいはプラズマ酸化法、あるい は高圧酸化法などのような500℃以下の低温方法があ

ることによってより緻密で界面準位の少ない優れた膜となる。非晶質絶縁基板1-1として石英基板を用いる場合は、熱酸化法によることができる。該熱酸化法にはdry酸化法とwe t酸化法とがあるが、酸化温度は1000 \mathbb{C} 以上と高いが膜質が優れていることからdry酸化法の方が適している。

【0021】酸化膜形成後、ボロンをチャネルイオン注入してもよい。これは、Nch薄膜トランジスタのスレッシュホルド電圧がマイナス側にシフトすることと、Pch薄膜トランジスタのスレッシュホルド電圧がプラス 10 側にシフトすることを防ぐことを目的としている。前記非晶質シリコン膜1-2のデボ膜厚が $500\sim1500$ 人程度の場合は、ボロンのドーズ量は $1\times10^{12}\sim5\times10^{12}$ cm⁻²程度が適している。前記非晶質シリコン膜の膜厚が500 人以下の薄い場合にはボロンドーズ量を少なくし、目安としては 1×10^{12} cm⁻²以下にする。また、前記膜厚が1500 人以上の厚い場合にはボロンドーズ量を多くし、目安としては 5×10^{12} cm⁻²以上にする。

【0022】次に、レジストマスク1-6を形成し、ソ 20-ス、ドレイン領域を形成する部分のゲート酸化膜を剥離して図1(d)に示すような島状ゲート酸化膜1-5を形成する。

【0023】次に図1 (e) に示されるように、不純物元素のイオン注入によって、ソース領域1-7、およびドレイン領域1-8を形成する。このソース、ドレイン領域のイオンドーズ量 N_b は、 $1\times10^{13}\sim1\times10^{21}$ c m^{-3} 程度が適している。

【0024】前記ソース領域1-7、及びドレイン領域1-8はイオン注入法域かりではなく、他の方法によっても形成することができる。例えばプラズマドーピング法を用いることができる。平行平板型のプラズマCVD装置を用い、フォスフィンガスあるいはジボランガスをグロー放電分解することによってリン、あるいはポロンを基板上に折出させ、選択的にシリコン薄膜1-3に不純物を添加することによってソース、ドレイン領域を形成するものである。その他、イオンシャワードーピング法やレーザードーピング法なども有効な方法である。

【0.0.2.5】 つづいて、図1.(f) のようにレジストマスク1-6を剥離する。

【0026】ゲート電極材料およびソース、ドレインコンタクト領域を構成する不純物添加シリコン薄膜1-10を成膜する。Nch薄膜トランジスタの場合はリン等のドナー型の不純物、Pch薄膜トランジスタの場合はアクセプター型の不純物を添加する。フォスフィンガス(PHa)とシランガス(SiHa)との混合ガス、またはジボランガス(B2Ha)とシランガスとの混合ガスを用いたプラズマCVD法でドープト非晶質シリコン薄膜を成膜した後、固相成長させる方法、またはLPCVD法によりドープト非晶質シリコンあるいは多結晶シリコ50

ン薄膜を成膜し、必要に応じてアニールする方法、または未添加シリコン薄膜を成膜した後、プレデボ等拡散によって不純物を添加する方法等がある。不純物遺度は $1 \times 10^{10} \, \mathrm{cm}^{-1}$ 以上、望ましくは $1 \times 10^{10} \, \mathrm{cm}^{-1}$ 以上が望ましい。

【0.027】続いて次のフォト工程によって、ゲート電極およびソース、ドレイン領域を同時に形成する。図1 (h)において、1-11はゲート電極、1-12はソースコンタクト領域、1-13はドレインコンタクト領域を示している。ゲート電極1-11と前記ソースコンタクト領域との間隔、及びゲート電極と前記ドレインコンタクト領域との間隔はLDD構造薄膜トランジスタのオフセット領域の長さを決める重要なパラメーターである。値としては1μm以下が望ましい。

【0028】次に、前記ゲート電極1-11およびソースコンタクト領域1-12およびドレインコンタクト領域1-13をマスクとしてゲート酸化膜の露出部をエッチング除去して、図1(i)に示すように非単結晶半導体薄膜の一部を露出させる。エッチングには弗酸(HF)の水溶液を用いるのが一般的である。

【0029】次に低濃度の不純物元素の添加を行い、図 1(1)に示すようなオフセット領域1-14を形成す る。ゲート電極1-11とソースコンタクト領域1-1 2とドレインコンタクト領域1-13をマスクとして自 己整合的にオフセット領域1-14を形成する。ソー ス、ドレイン領域と同様に、Nch薄膜トランジスタの 場合はドナー型の不純物を、Pch薄膜トランジスタの 場合はアクセプター型の不純物を添加する。オフセット 領域の不純物濃度は、前記ソース、ドレイン領域の不純 物濃度よりも少なくする。イオン注入法を用いる場合は イオン注入ドーズ量としては、1×1012~1×1014 cm⁻¹程度とする。不純物濃度では1×101~1×1 019 cm-7程度となる。不純物添加方法としては、イオ ン注入法の他に、先にも述べたように、レーザードーピ ング法あるいはプラズマドーピング法などの方法があ る。シリコン薄膜の表面が露出しているので添加効率が 使れている。

【0030】オフセット領域を形成した後、図1(k)に示されるように、層間絶縁膜1-15を積層する。該40層間絶縁膜材料としては、酸化膜あるいは窒化膜などを用いる。絶縁性が良好ならば膜厚はいくらでもよいが、数千Åから数μm程度が普通である。酸化膜の形成方法としてはLPCVD法、APCVD法、プラズマCVD法、ECRプラズマCVD法、スパッタ法等の方法がある。窒化膜の形成方法としては、LPCVD法あるいはプラズマCVD法などが簡単である。反応には、アンニアガス(NH1)とシランガスと窒素ガスとの混合ガスなどを用いる。

50 【0031】続いて、前記層間絶縁膜1~15の緻密化

8

と前記ソース、ドレイン領域およびオフセット領域の活 性化と結晶性の回復を目的として活性化アニールを行 う。アニール方法としては、1段階活性化アニール法、 あるいは2段階活性化アニール法等がある。2段階活性 化アニール法について説明する。N:ガス雰囲気中でま ず600~800℃程度の温度で、1~20時間程度の 1段階アニールを行ってイオン注入されたオフセット領 域の結晶性を回復させる。600℃程度の低温では10 時間から20時間のアニールを行う。また、800℃の 比較的高温では1時間から10時間の短時間のアニール をする。このような1段階アニールを行った後、100 0℃以上の温度で1時間以内の2段階アニールを行って 不純物イオンを活性化させる。以上のような2段階活性 化アニールによって、ソース、ドレイン領域の結晶性の 回復と括性化を行う、アニール雰囲気は窒素だけではな く水素ガス、アルゴンガス、ヘリウムガス、あるいは、 真空中でも良い。

【0032】次に、水素化処理を行っても良い。水素プラズマ法、あるいは水素イオン注入法、あるいはプラズマ望化膜からの水素の拡散法などの方法で水素イオンを導入すると、結晶粒界に存在するダングリングポンドや、ゲート酸化膜界面などに存在する欠陥や、ソース、ドレイン部とチャネル部との接合部に存在する欠陥が不活性化される。この様な水素化工程は、層間絶縁膜1-15を積層する前におこなってもよい。または、後に述べる、ソース電極とドレイン電極を形成してから前記水素化工程を行ってもよい。

【0033】次に図1(1)に示すように、前記層間絶 緑膜1-15にコンタクトホールを形成し、コンタクト 電極を形成してソース電極1-16およびドレイン電極 30 1-17とする。該ソース電極及びドレイン電極は、ア ルミニュウムあるいはクロムなどの金属材料で形成す る。この様にして薄膜トランジスタが形成される。

【0034】 (実施例2) 層間絶縁膜表面形状の平坦化 が必要となる場合は、図1(k)においてBPSG(b orophosphosilicate glass) 膜を成膜し、低温リフローさせることによってきわめて 平坦な層間絶縁膜を得ることができる。BPSG膜はA PCVD法、LPCVD法、プラズマCVD法、スピン オングラス法等の方法がある。750℃程度の低温でも 40 リフローすることができる。図2に、リフロー技術を用 いて作成した薄膜トランジスタについて説明する。絶縁 性非晶質材料2-1、シリコン薄膜2-2、ゲート酸化 膜2-3、ソース領域2-4、ドレイン領域2-5、ゲ - ト 電極 2 - 6、オフセット領域 2 - 7、ソースコンタ クト領域2-8、ドレインコンタクト領域2-9、を形 成した後、前記の方法によりBPSG膜2-10を成膜 する。その後750~900℃程度の熱処理によって前 記BPSG膜をリフローし、第2図(b)の2-11に 示すような平坦な層間絶縁膜を形成する。

[0035]

【発明の効果】以上説明したように、簡単な工程によって自己整合的にLDD構造を実現できるのでオフ電流の低減に対してきわめて大きな効果が期待される。さらに、薄膜トランジスタのOFF領域に特有のOFFリーク電流のはねあがりを抑えることができる。LDD構造が簡単な工程で実現できるので、ドレイン耐圧が100V程度の高耐圧化が可能となる。さらに、オフセット領域のイオン注入ドーズ量によってもドレイン耐圧の値やオフ電流の値を制御することができる。

【0036】フォト工程数を増やすことなく優れたLD D構造を作成することが可能となる。

【0037】ソース、ドレイン領域とソース、ドレイン電極との間にそれぞれソース、ドレインコンタクト領域を設けたのでコンタクト抵抗が低減した。そのために十分大きなオン電流を得ることができるようになった。つまり、従来LDD構造の薄膜トランジスタはオン電流が低下するという問題点が解決されたことになる。

【0038】従来オフセット領域を形成するためには、ゲート電極に側壁を形成しなければならなかった。しかし、この側壁の形成のためには、絶縁膜の膜厚やエッチングの異方性を正確に制御しなければならなかった。本発明によれば側壁を形成する必要は全くない。つまり工程管理の困難な異方性エッチング技術を用いなくてもしりD構造の薄膜トランジスタを作成することが可能となる。従って、工程の容易化、歩留りの向上に大きな効果がある。

【0039】自己整合的にゲート酸化膜をエッチング除去してシリコン薄膜の表面を露出させるので、イオン注入法域かりでなく他の簡単な方法でも効率よく不純物を添加することができる。従って、イオン注入法を用いなくても自己整合的にオフセット領域を形成することが可能となる。その結果、均一性の優れた特性を有するLDD構造TFTを作成することが可能となる。

【0040】さらに、自己整合的にソース領域とドレイン領域が形成されるので短チャネル化に対して効果があり、特性のばらつきも少ない。チャネル領域の膜厚は100~1000A段度と薄く、コンタクトを形成するソース及びドレイン領域の膜厚は1000A以上と厚くできるのでコンタクト抵抗が小さくなる。その結果、薄膜トランジスタのサブスレシュホルド領域の立ち上がりは非常に急峻となり、コンタクト抵抗に制限されないような大きなオン電流が得られる。

【0041】リフロー技術を応用することによって平坦な層間絶縁膜を得ることができるので、その上に形成される配線の断線がきわめて少なくなり、歩留りが更に向上する。従って、本発明の効果が最大限に発揮される。非晶質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基50 板上に集積したアクティブマトリクス基板に応用した場

10

合にも十分な高速動作が実現される。さらに、電源電圧の低減、消費電流の低減、信頼性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製も可能なので、アクティブマトリクス基板のてい価格か及び大面積化に対してもその効果は大きい。

【0042】本発明を、光電変換素子とその走査回路を同一チップ内に集積した密着型イメージセンサーに応用した場合には、読み取り速度の高速化、高解像度化、さらに階調をとる場合に非常に大きな効果をうみだす。高解像度化が達成されるとカラー読み取り用密着型イメの応用も容易となる。もちろん電源電圧のがでもなかでもで、高層性の向上に対してもその効果は大きい。また低温プロセスによって作製することができるので、密着型イメージセンサーチップの長尺の説み取り装置を実現できるがが可能となり、一本のチップでA4判あるいはA3判の様な大型ファクシミリ用の読み取り装置を実現できるかりで、センサーチップの二本継ぎのような手致がかりも同性の悪い技術を回避することができ、実装歩留りも向上される。

【0043】石英基板やガラス基板だけではなく、サフ 20 ァイア基板 (Al₂O₃) あるいはMgO・Al₂O₃, B P, CaF₂等の結晶性絶縁基板も用いることができる。

【0044】以上薄膜トランジスタを例として説明した

が、バイボーラトランジスタあろいはヘテロ接合バイボーラトランジスタなど薄膜を利用した案子に対しても、本発明を応用することができる。また、三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

【図面の簡単な説明】

【図1】(a)から(1)は、本発明における薄膜半導体装置の製造方法を示す工程図である。


【図2】(a)から(b)は、リフロー技術を応用した 10 場合の本発明における薄膜半導体装置の製造方法を示す 工程図である。

【図3】(a)から(f)は、従来のLDD構造薄膜トランジスタの製造方法を示す工程図である。


【符号の説明】

- 1- 7 ソースコンタクト領域
- 1-8 ドレインコンタクト領域
- 1-11 ゲート電極
- 1-12 ソース領域
- 1-13 ドレイン領域
- 1-14 オフセット領域
- 1-16 層間絶縁膜
- 2-10 BPSG膜
- 2-11 リフローされた平坦な層間絶縁膜

[図1]



[图2]



[図3]

